iW-80188EB プロセッサ　　　iWX8102A

　iW-80188EBは 強力な16ビットマイクロプロッセサ　コアで80188EBマイクロプロセッサの命令と互換です。　複数の周辺機能を搭載し単一のFPGA上に組み込むことができます。

　　　　　　　　iW-80188EB-Processor-Datasheet-R1.1 (PDF)

特徴

• iW-80188EB CPU コア
  • 20ビットのアドレスと8ビットのデータバスの組み合わせ
  • 4つのセグメントに分けられた1MBメモリー
  • 64KBのIOスペース
  • ノンマスク割り込みをサポート
  • Arithmetic-Logic ユニット
    • 8,16,32ビット　オペレーション
    • 8,16ビット　ロジカルオペレーション
    • ブール演算
    • 16 x 16ビット乗算（符号　あり／なし）
    • 32 / 16ビット除算（符号　あり／なし）
• CPU チップ上の周辺回路
  • Programmable Timer/Counter ユニット
    • 3種類プログラムができる独立の16-タイマー
    • TOUT0からTOUT1のピン出力
    • クロックまたはコントロール信号として使用できるTIN0&TIN1
    • タイマー2は、他の2つのタイマーとして使用することができる
    • 内部／外部の入力クロックを選択できます
  • シリアル通信　ユニット
    • RS-232-Cプロトコルをサポート（チップ上のCTS_N,SINT_Nピン）
    • 同期／非同期モードの両方をサポート
    • 2つの独立した同一のチャンネル
    • 非同期モードでフルデュープレックス動作
    • 同期モードでハーフデュープレックス動作
    • プログラマブルな7,8,9データビットの非同期モード
    • 独立したボーレート　ジェネレータ
    • 2重にバッファされた送信、受信
    • Clear-to-Send送信機能
    • Break文字の送信と検出
    • 偶数、奇数、パリティなしをプログラム可能
    • フレーミング及びオーバーランエラーを検出
    • 送信、受信の割り込みをサポート
  • 割り込みコントロール　ユニット
    • エッジトリガー／レベルトリガーを選択できます
    • 個別にマスクできる割り込み要求
    • 割り込み要求のプライオリティオーダーをプログラムできます
    • カスケード接続をサポート（INTP0及びINTP4のみ）
    • 5つの外部割り込み要求入力(INTP0からINTP4まで)
    • 2つの内部割り込み入力ピン(SCUとTCU)
  • チップ選択　ユニット
    • 10のプログラマブルなチップ選択出力
    • プログラマブルなスタート及びストップアドレス
    • メモリーまたはI/Oバス　サイクル　デコーダ
    • プログラマブルなwait-stateジェネレータ
  • クロック ジェネレータ
  • 2つの8ビットのマルチプレックスされたI/Oポート

ブロックダイアグラム

コアの特徴

• Intel 80188EBの命令セットと互換
• FPGAの高いインテグレーションによりBOMのコスト低減と小さなボード設計
• 外部周辺回路及び古いカスタムASICの置き換えや統合をサポート
• 動作速度及びインテグレーションの向上によるシステムパフォーマンスの向上

主なアプリケーション

• 80188EBに基づく設計をFPGAプラットフォームに迅速に移し換え
• 80188EBプロセッサ及びASICの置き換え
• 産業や自動車等のプロセッサの用途

納品物件

RTLソースライセンス

• 仕様書
• RTLベリログコード
• 試験環境
• テクニカルサポート及び保守

RTLネットリストスライセンス

• 仕様書
• RTLネットリスト
• テクニカルサポート及び保守

カスタマイズサービス

　　本製品に対応したカスタマイズサービスを行います。

　　詳しくは、営業へお問い合わせ下さい。