2017年10月2日　アイウェーブArria 10 SOMボードでSLS社の USB 3.1 Gen2 デバイス・インターフェイスをテスト

　アイウェーブはArria 10 SOC 開発キット及びSLS社のオンボードeUSB3.1 FMC Snapを組み合わせSLS社のUSB3.1 Gen2デバイスIPをテストし、7Gbpsを超える最大のスループッを確認しました。　
Avalonインターフェイスはソフトウエアで制御送信をマネージし柔軟性があり、また、FIFOインターフェイスは比制御のエンドポイントを介してデータを送信し、高いスループットが得られます。

SLS社は全てのUSBを取り扱うワン・ストップ・ショップであり、最新のIntel FPGA ビルトイン・トランシーバを使って業界で初めてUSB3.1 Gen2 (10Gbps) デバイスIPコアを実装したと発表しました。
USB3.1 PHY レイヤとしてFPGAのビルトイン・トランシーバを使用することでボード設計のスペース、コスト及び複雑性を大幅に低減できます。

　
　　　　　　　　　　　　USB3.1 Gen2 デバイスIPのアーキテクチャ

USB 3.1の仕様：

• SuperSpeedPlus (SSP - USB 3.1 Gen 2)モードをサポート
• SuperSpeed (SS - USB3.1 Gen 1) モードをサポート
• Uses Intel Transceiver as a PHYレイヤとしてIntelトランシーバを使用しており、USB 3.1用の外付けPHYが不要

USB 2.0の仕様：

• High Speed (HS) 及びFull Speed (FS)モードをサポート
• 外付けUSB 2.0 PHY とのやり取り用のULPIインターフェイス

使用の容易性：

• Intel Qsys用のレディ・ツー・ユースのコンポーネント
• 非制御エンドポイントを介したデータ送信が簡単にできるFIFOインターフェイス

柔軟性：

• 最大31のエンドポイント (1 default control endpoint、15 IN endpoints及び15 OUT endpoints)
• 必要に応じてエンドポイン トあたりのバッファーの数が選定可能
  

パフォーマンス結果：
　　　　　　　　　　　　　 Read Speed　　　　　　　　　　　　　　　　　　　　　　Write Speed

　　　

実行結果：

　　

アイウェーブArria 10 SOMの仕様：

サポートするArria 10デバイス：

• SOC：SX270、SX320、SX480、SX570、SX660
• FPGA：GX270、GX480、GX570、GX660、GX900、X1150

SOM ハイライト：

• HPS用のECC RAMをサポート
• 24個のハイスピード・トランシーバ@ 17.4Gbps
• 最大76個のLVDS/152個のSE FPGA
• 8個のLVDS/8SE汎用クロック出力
• 7個のLVDS/7SE汎用クロック入力
• FPGA用の64-Bit DDR4をサポート
• 可変IO電圧をサポート
• 産業グレードの動作温度

　　　　　　　　　アイウェーブ Arrina 10 Rainbow-G24M SOM（詳細）へリンク 　　　　　　　　　　　　

USB 3.1 Gen 2 デバイス・コトローラの詳細は下記リンクをご覧ください： http://www.slscorp.com/ip-cores/communication/eusb-3-1-gen-2-device-controller-eusb31sf.html